今年3月，台积电（TSMC）在中国台湾高雄楠梓科学园区举行了“2nm扩产典礼”，宣告先进制程技术上的重大突破，成为宝山之后第二条2nm生产线。台积电将高雄（Fab ...

台积电还计划在明年下半年推出N2P和N2X，以延续N2的领先优势。预计N2P在相同功耗水平下性能将比N3E提升18%，在相同速度下能源效率将提高36%，逻辑密度也将显著提升。N2X计划于2027年量产，其最高时钟频率将提高10%。

由于三星在3nm制程节点率先使用Gate-all-around FETs（GAAFET）晶体管后，一直被良品率问题困扰，不少人担心台积电（TSMC）在2nm制程节点引入新的晶体管架构也会面临相同的困境。不过随着2nm工艺量产工作的推进，台积电似乎变得越来越有信心。 据Wccftech报道 ...

此前有报道称，台积电（TSMC）已经对2nm工艺进行了试产，良品率超过了60%。起步阶段就有这么高的良品率，效果超出了大家的预期，台积电希望以更 ...

由于三星在3nm制程节点率先使用Gate-all-around FETs（GAAFET）晶体管后，一直被良品率问题困扰，不少人担心台积电（TSMC）在2nm制程节点引入新的晶体管 ...

这一举动不仅体现了台积电对员工的高度认可，也暗示着公司在2nm工艺研发上取得了新的突破。 据了解，台积电TSMC的研发团队成员都获得了奖励 ...

不过需要注意的是，因为现在foundry厂的工艺名称（比如Intel 20A, TSMC N2, Samsung 2GAP）越来越放飞自我，而工艺名称并不代表晶体管或器件的实际物理尺寸，加上现在我们并不十分清楚这三家的“2nm”工艺的器件尺寸，所以仍然很难在同一平台上去说这三者是同代 ...

快科技10月5日消息，据媒体报道，台积电（TSMC）在2nm制程节点上取得了重大突破，将首次引入Gate-all-around FETs（GAAFET）晶体管技术。此外，N2工艺还 ...

UCIe IP 子系统提供 36G 性能，具有 11.8 Tbps/mm 带宽密度，超低功耗和延迟，以及高级功能，如每通道实时健康监测和全面的可测试性。符合 UCIe 2.0 标准，该子系统支持多种协议，包括 PCIe、CXL、AXI、CHI ...

欧盟希望建造最先进的2nm晶圆厂，为什么英特尔是最佳合作伙伴？100亿美元补贴能否实现欧盟领先全球半导体的雄心？Intel的IDM 2.0战略能否帮助其赶上TSMC？中国半导体可以从中得到什么启示？本文试图从以下四个方面回答这些问题。 1. 欧洲的2nm晶圆项目补贴 ...

此外，日本政府为新设半导体工厂的企业，提供补助金，这笔补助金被用在了台湾TSMC的熊本工厂、铠侠（原东芝存储半导体）&美国西部数据（以下 ...

10 月18日，Socionext 宣布与 Arm和TSMC 合作，采用 TSMC 2nm 硅技术开发创新型功耗优化 32 核 CPU 芯片。FCKesmc Socionext 的多核 CPU 芯片采用 Neoverse CSS 技术，并利用台积电 2nm 开发，其应用需求包括服务器 、数据中心 AI 边缘服务器和 5/6G 基础设施。这种先进的 CPU 小芯片 ...